Principled DRAM Security against Rowhammer Attacks

Abstract

The security of a system is fractioned into the guarantees of the multiple hardware devices that it relies on. DRAM is pivotal to today’s systems, yet its guarantees against sophisticated Rowhammer attacks are uncertain and undisclosed. Instead, the industry’s answer to Rowhammer has been security-by-obscurity, quickly proven to be a failure by researchers. It is therefore unclear if, differently from these results, in-DRAM mitigations can provide security against Rowhammer once designed with principled security guarantees. Designing in-DRAM Rowhammer mitigations is complex due to the devices’ synchronous nature and rigorous timings. As well, their scalability towards the possible worsening of Rowhammer in future devices is a crucial factor. On top of these challenges, DRAM vendors do not disclose the internal architecture of their devices, making the deployability of mitigations uncertain and their design based on assumptions. Meanwhile, the first high-end RISC-V CPU recently became available; however, no existing research has studied the feasibility of Rowhammer on this new emerging architecture. In this thesis, we demonstrate that the RISC-V ecosystem is also affected by Rowhammer by triggering bit flips on this architecture for the first time. While DRAM vendors have failed to secure DDR4 devices with TRR, we prove that this is possible with our principled in-DRAM Rowhammer mitigation. As future devices might suffer from low Rowhammer thresholds and a high blast radius, we modify the internal DRAM architecture to protect against such cases. Our design is based on the collaboration with a minor DRAM vendor and the existing literature, and as such, its applicability to commodity devices is unclear. Therefore, to fill the long-lasting gap between industry and research, we image and reverse engineer DRAM devices from the three major vendors.

La sicurezza di un sistema è frazionata nelle garanzie dei molteplici dispositivi hardware su cui si basa. La memoria DRAM è fondamentale per i sistemi odierni, tuttavia le sue garanzie contro sofisticati attacchi Rowhammer sono incerte e non rese pubbliche. Invece, la risposta dell’industria a Rowhammer è stata la sicurezza tramite segretezza, rapidamente dimostrata essere un fallimento dai ricercatori. È quindi incerto se, diversamente da questi risultati, le protezioni in-DRAM possano fornire sicurezza contro Rowhammer una volta che esse siano progettate con un approccio alla sicurezza basato su principi. Progettare protezioni in-DRAM contro Rowhammer è complesso a causa della natura sincrona dei dispositivi e dei loro specifici tempi di operazione. Inoltre, la loro scalabilitá rispetto ad un possibile peggioramento della vulnerabilitá Rowhammer è un fattore cruciale. Sfortunatamente, i produttori di DRAM non rendono pubblica l’architettura interna dei loro dispositivi. Questo comporta che i design delle protezioni siano basate su ipotesi, e rende incerta la possibilitá di implementarle. Recentemente, la prima CPU RISC-V di fascia alta è diventata disponibile; tuttavia, nessuno studio ha fin ora valutato la fattibilitá di Rowhammer su questa nuova architettura. In questa tesi, dimostriamo che anche l’ecosistema RISC-V è affetto da Rowhammer, generando bit flips su questa architettura per la prima volta. Sebbene i produttori di DRAM non siano riusciti a mettere in sicurezza i dispositivi DDR4 con TRR, dimostriamo che ció è possibile con la nostra protezione per Rowhammer basata su principi. Poichè i futuri dispositivi potranno essere molto piú vulnerabili a Rowhammer, abbiamo modificato l’architettura interna della DRAM per proteggere contro tali casi. Il nostro design è basato sulla collaborazione con un produttore di DRAM minore e sulla letteratura esistente. Perció, la sua applicabilitá a dispositivi piú comuni non è chiara. Per colmare il divario tra l’industria e la ricerca, facciamo ingegneria inversa di dispositivi DRAM dei tre principali produttori dopo averne acquisito immagini.